

## INITIATION A LA PRATIQUE DE L'ELECTRONIQUE

# LES BASCULES ELECTRONIQUES (RSH, D, JK et T)

**En résumé : pour éviter l'indétermination, on peut ajouter des opérateurs logiques à la bascule RS et créer alors des priorités pour sa commande.**

**Cette bascule de base peut être également équipée d'un circuit de validation et devient ainsi du type « RS synchrone », ou bascule RSH.**

**De même, par l'adjonction d'un seul inverseur entre ses deux entrées, elle se transforme en bascule de type D, résolvant définitivement le fameux problème de l'indétermination.**

**Il en est de même pour la bascule JK, dont J est la commande de l'état travail, et K celle de l'état repos. La majorité des bascules JK intégrées sont du type « maître-esclave », dont le fonctionnement est basé sur la différence de seuil des deux étages, maître et esclave. La bascule T ne possède qu'une seule entrée et opère un basculement à chaque impulsion reçue. Par quelques modifications de son câblage externe, une bascule JK se transforme en type T ou D.**

## Les priorités

A titre d'exercice, nous avons proposé le mois dernier des schémas comportant des bascules RS associées à des opérateurs ET et INVERSION. Ces schémas étaient accompagnés des signaux A et B, (fig. 1-a) et il s'agissait de trouver le signal Q de sortie. Les bascules en question, étant réalisées avec des opérateurs NOR, réagissaient donc aux impulsions positives appliquées sur leurs entrées. En regardant bien les signaux A et B on pouvait voir qu'à certains moments ils étaient tous les deux positifs, donc posant le problème d'indétermination s'ils étaient appliqués directement à la bascule.

Appliquons d'abord ces signaux directement à la bascule (fig. 1-b), nous voyons que la sortie Q, initialement au niveau zéro, prend le niveau 1 dès l'apparition de l'impulsion n° 1. La bascule reste dans cet état jusqu'à ce que l'entrée R reçoive à son tour un signal positif (impulsion n° 4). Il y a rebasculement pour l'impulsion n° 2, mais dès qu'apparaît la n° 5, il y a indétermination,

indiquée par la zone hachurée X. Il en est de même lorsqu'apparaissent en même temps les impulsions 6 et 2.

Avec le schéma de la figure 1-c, nous voyons que cette indétermination disparaît. En effet, grâce à l'inverseur du schéma, lorsqu'arrive un signal positif en S et en R (impulsions 2 et 5), l'opérateur ET reçoit d'une part un zéro (sortie de l'inverseur) et un 1 (signal B), l'entrée R est au niveau bas et la bascule se trouve attaquée correctement puisqu'il n'y a plus d'indétermination. Les zones hachurées X et Y disparaissent, la tension Q est déterminée par le signal injecté en S. On dit qu'il y a **priorité de S**.

En refaisant le raisonnement pour le schéma suivant (fig. 1-d), l'indétermination a également disparu, mais ici il y a **priorité de R**. La sortie Q est au niveau bas lorsque A et B sont simultanément positifs.

Que sera le signal Q pour le dernier schéma ? Aux moments critiques de l'indétermination, Q reste au niveau auquel il était précédemment. Il était au niveau un avant l'impulsion n° 5, il reste alors à ce niveau lorsqu'arrive celle-ci. Même constatation quand apparaît

l'impulsion n° 3, Q reste au niveau bas et ne rebasculera qu'à la deuxième moitié de cette impulsion.

## Bascule D

Cette bascule permet de se débarrasser sans problème du cas fâcheux de l'indétermination.




Un inverseur est tout simplement inséré entre les entrées S et R de telle manière que si  $S = 1$ , on a  $R = 0$  et inversement. De la sorte on ne peut avoir ni  $S = R = 1$ , ni  $S = R = 0$ .

Ceci est le principe de la bascule D (fig. 2-a).

L'entrée D de cette bascule correspond à l'entrée S de la bascule RS. On se sert alors de la table de vérité de la RS pour établir celle de la bascule D (fig. 2-b).

Le même résultat pourrait évidemment être atteint avec une bascule RS équipée de 2 NAND.

Nous pouvons également concevoir une bascule D avec un circuit de validation (fig. 3).



(b)

$Q_n$	D	$Q_{n+1}$
0	0	0
0	1	1
1	0	0
1	1	1

FIGURE 2 - Schéma de la bascule D (a) et sa table de vérité (b).




FIGURE 3 - Bascule D avec circuit de validation. Le circuit est transparent quand  $T = 1$  et opaque si  $T = 0$ .

Quand  $T = 0$ , la bascule proprement dite est isolée du reste du montage.

Quand  $T = D = 1$ , il y a basculement. La remise à zéro est effective pour  $T = 1$  et  $D = 0$ .

Ce type de bascule est très largement rencontré dans les circuits des ordinateurs.

Nous donnons figure 4 des signaux appliqués en D et en T (également appelé CK). A la deuxième impulsion sur T il y a basculement. Ensuite, lorsque T est au niveau bas, la bascule est isolée et garde son état « travail ». A la troisième impulsion, le signal D étant toujours présent, la bascule reste toujours dans le même état, mais à la quatrième, le signal D étant absent, la bascule revient à l'état zéro.

On remarque qu'il existe un certain retard entre les signaux D et Q. Ce retard est peut-être l'origine du nom de cette bascule, D étant la première lettre du mot « delay » signifiant retard en anglais.




FIGURE 5 - Brochage d'un 7474 (a) comportant 2 bascules D, et d'un 7475 (b) en comportant 4.




FIGURE 6 - Bascue D constituée de 3 bascules RS (a) et diagramme des temps en différents points (b).




FIGURE 7 - Schéma réel d'une des bascules du 7474.




FIGURE 8 Schéma d'une bascule du 7475.




FIGURE 9 RSH réalisée avec un 7400.

## Bascule D intégrée

Il existe, bien sûr, des bascules D intégrées en TTL. La plus classique est la 7474, comportant 2 bascules, ou la 7475 en comportant 4 (fig. 5).

Sur la figure 6 nous avons représenté un schéma très semblable à celui d'une

des bascules de la 7474. Elle se compose en réalité de 3 bascules RS. Afin de faire comprendre son fonctionnement au lecteur, nous y avons joint le diagramme des temps en différents points du circuit.

Le schéma réel d'une bascule du 7474 est un peu plus compliqué, car elle peut fonctionner soit en bascule D, soit en bascule RS (fig. 7).

Le schéma interne d'une bascule du 7475 est d'une plus grande simplicité (fig. 8).

## Bascule RSH

Pour en terminer et pour rester complet en ce qui concerne les bascules RS, citons la bascule RSH où on re-

trouve un circuit de déclenchement commandé par l'entrée H (fig. 9).

Lorsque cette entrée H est à l'état logique zéro, les deux entrées (broches 1 et 5) de la bascule RS (NAND numéros 1 et 2) se trouvent à l'état 1, donc isolées du circuit extérieur. L'information reçue précédemment se trouve alors protégée.

Pour pouvoir changer l'état de cette bascule RSH, il est nécessaire d'effectuer deux opérations simultanément.

D'abord faire passer l'entrée H à l'état haut, et en même temps agir soit sur S (pour que la bascule soit à l'état travail), soit sur R (pour la remise à zéro), dans le but d'obtenir à la sortie d'un des NAND de la validation un zéro logique commandant le basculement ou la remise à zéro du circuit.

Remarquons qu'avec cette bascule composée de 4 NAND, l'excitation se fait par un niveau 1 et non pas un zéro logique, les NAND de validation agissant en inverseur.

Un exemple du fonctionnement de cette bascule en dynamique est donnée figure 10.




FIGURE 10 - Seules les impulsions 1 et 5 sont validées.

Le problème d'indétermination n'est pas résolu avec la bascule RSH.

Un autre perfectionnement peut être apporté si on équipe la bascule proprement dite avec deux NAND à 3 entrées, ce qui oblige à choisir un circuit du type 7410 (fig. 11).




FIGURE 11 - Brochage d'un 7410 (3 NAND à 3 entrées).

L'entrée P (initiale du mot anglais PRESET) met la bascule en position travail ( $Q = 1$ ) si on lui applique le niveau logique zéro. L'autre entrée, CLR (abréviation du mot anglais CLEAR), remet la bascule à l'état repos ( $Q = 0$ ) si on lui applique le niveau logique zéro. En fonctionnement normal, P et CLR sont au niveau 1 (fig. 12).




FIGURE 12 - Schéma de la bascule RSH avec preset et clear.

Cette bascule RSH a d'autres appellations : « RS synchrone » (elle peut être synchronisée par un signal rentrant par H) ou « circuit esclave » (puisque le montage est soumis au niveau logique de l'entrée H).

## Bascule JK

L'éventualité d'une indétermination n'existe pas avec ce type de bascule.

En principe, cette dernière se compose d'une bascule RS à laquelle sont ajoutés deux opérateurs NAND numérotés 1 et 2 sur la figure 13.




FIGURE 13 - Schéma de principe d'une bascule JK.

La bascule comporte deux entrées J et K. La porte numéro 1 reçoit d'une part le signal de commande arrivant par l'entrée J, d'autre part le niveau logique de la sortie  $\bar{Q}$  de la bascule.

Considérons l'état « travail ». Nous savons que la bascule RS sera dans cet

état si l'entrée  $\bar{S}$  est au niveau logique zéro.

Nous savons que pour que la sortie d'un NAND soit zéro, il faut que toutes ses entrées soient au niveau un.

Autrement dit, pour que notre bascule soit à l'état travail, il est nécessaire dans notre cas que  $J = 1$ , et  $\bar{Q} = 1$ , ce qui implique que la bascule soit à l'état « repos ».

Considérons maintenant l'état « repos ». La remise à zéro s'effectuant par  $\bar{R} = 0$ , il faut que les entrées du NAND numéro deux soient  $K = 1$  et  $Q = 1$  (bascule dans l'état travail).

En conclusion, l'entrée J met la bascule à l'état travail ( $Q = 1$ ). Si celle-ci se trouve déjà dans cet état, il n'y a rien de changé (pas de basculement), vu que  $\bar{Q} = 0$  et que, de ce fait, l'entrée  $\bar{S}$  est à l'état 1.

L'entrée K remet la bascule à zéro ( $Q = 0$ ). Là aussi rien ne se passe si la bascule est déjà à l'état repos.

## L'indétermination est supprimée

Remarquons qu'avec cette bascule JK, l'indétermination n'apparaît pas puisque les entrées sont forcément complémentaires, étant chacune reliées à une sortie.

Avec le type de bascule RS utilisée, l'indétermination apparaît quand  $\bar{S} = \bar{R} = 0$ , ce qui impliquerait que les deux entrées des deux NAND soient toutes au niveau 1, ce qui est impossible car si  $Q = 1$ , l'autre sortie est à  $\bar{Q} = 0$ , et inversement.

## Table de vérité

$Q_n$	J	K	$Q_{n+1}$
0	0	X	0
0	1	X	1
1	X	1	0
1	X	0	1

FIGURE 14 - Table de vérité de la bascule JK.

Sans revenir en détail sur son établissement, nous donnons figure 14 la table de vérité de la bascule JK. En ce qui concerne les X dans cette table, rappelons qu'ils indiquent que, quel

que soit l'état logique (1 ou 0) sur l'entrée en question, il n'en résulte aucune répercussion en sortie.

En résumé, avec la bascule JK, l'entrée J est la commande de l'état travail, tandis que l'entrée K est celle de l'état repos.

## Bascule maître-esclave

Du point de vue théorique, la bascule RSM, telle que nous venons de la voir, semble parfaite pour mettre sans problème une information binaire en mémoire. Cependant, cette bascule JK, telle qu'elle est représentée figure 13, possède un gros défaut dont la cause est la rapidité avec laquelle s'effectue le basculement.

Pour bien comprendre le phénomène, considérons la situation où  $Q_n = 0$ ,  $J = K = 1$  (deuxième ligne de la table de vérité).

La sortie Q passe alors de 0 à 1. Mais aussi longtemps que  $K = 1$  et  $J = 1$ , Q va repasser à zéro (troisième ligne de la table), puis à nouveau à 1... Il y a oscillation de la bascule qui prend alternativement et très rapidement les niveaux 0 et 1.

Comme remède, on peut concevoir un circuit retard, un circuit RC (intégrateur entre la sortie et l'entrée)... Mais la solution la plus courante est la technique « maître-esclave ».

Nous avons déjà parlé du « circuit esclave » dans les bascules RSH.

En employant deux bascules RSH, l'une à la suite de l'autre, et en y ajoutant un inverseur, on réalise une bascule RS maître-esclave (fig. 15) que l'on pourra facilement transformer en JK maître-esclave.

## Fonctionnement du maître-esclave

Tout d'abord, pour que le circuit fonctionne de façon satisfaisante, il faut que l'inverseur (5) ait un seuil de fonctionnement plus bas que celui des deux bascules RSH.

Le signal appliqué à l'entrée H est représenté figure 16. C'est une impulsion positive dont nous avons augmenté exagérément les flancs de montée et de descente pour mieux faire apparaître l'emplacement des seuils de fonctionnement.




FIGURE 15 -- Schéma d'une bascule maître-esclave.




FIGURE 16 -- Les deux seuils permettent le fonctionnement d'une bascule maître-esclave.




FIGURE 17 -- Les 4 étapes du fonctionnement d'un maître-esclave

Le signal part donc de zéro ( $t_0$ ).  
 Au temps  $t_1$ , la sortie de l'inverseur passe de 1 à 0, la bascule numéro deux est ainsi déconnectée du circuit précédent.

Au temps  $t_2$ , la première bascule est connectée aux entrées S et R, et les informations présentes sur ces dernières agissent sur cette bascule à travers les NAND 3 et 4.

Au temps  $t_3$ , la bascule 1 est à nouveau déconnectée et l'information qu'elle vient d'emmagasiner est protégée.

Au temps  $t_4$ , cette information va passer dans la deuxième bascule, puisque le niveau du signal H est assez bas pour qu'à la sortie de l'inverseur, la tension positive permette le passage à travers les portes NAND 3 et 4.




FIGURE 18 - Mise en évidence pratique du fonctionnement d'un maître-esclave.




FIGURE 19 - Schéma complet d'une bascule JK maître-esclave.

Il y a ainsi 4 étapes dans le cheminement de l'information binaire devant être stockée dans la mémoire « esclave ». Ces étapes sont montrées synoptiquement sur la figure 17. Les deux interrupteurs représentent les circuits de validation (NAND 3 et 4 d'une part, et NAND 1 et 2 d'autre part).

Le lecteur un peu expérimenté pourra mettre en pratique ce que nous venons de dire au sujet de la bascule maître-esclave.

Le matériel nécessaire se réduit à trois circuits intégrés et à quelques diodes électroluminescentes avec leur résistance de 220 Ω 1/4 W. L'inversion peut se faire par une NAND montée en

inverseur ou encore par un transistor câblé en émetteur commun et alimenté aussi sous 5 V.

L'impulsion appliquée en H peut être simulée grâce à un potentiomètre dont la tension entre curseur et masse peut croître et décroître progressivement (fig. 18).

### Bascule JK maître-esclave

Cette bascule est représentée figure 19. Elle n'utilise ici que des portes NAND à 2 ou 3 entrées. Ces dernières

sont nécessaires pour les entrées J et K.

Les commandes P et CL ne sont pas obligatoires. Rappelons que la commande P (Preset) reçoit une impulsion négative (ou est mise momentanément au niveau zéro) pour mettre la bascule à l'état 1 à la mise en route du dispositif nécessitant une JK, et cela indépendamment de la commande J. Quant à CL (Clear), elle met la bascule à zéro avant son utilisation, et cela également avec une impulsion négative ou un niveau zéro.

### Bascule JK intégrée

La réalisation de bascules en utilisant des opérateurs logiques avait pour objectif de bien faire comprendre le mécanisme de fonctionnement de ces circuits.

Il est évident que pour une réalisation pratique, il est préférable d'utiliser une bascule JK intégrée. Il en existe en effet de très nombreux types dans le catalogue TTL.




FIGURE 20 - Schéma de branchement d'un 7476. (double JK maître-esclave).

Nous donnons figure 20 le schéma de branchement du 7476 qui comporte deux JK maître-esclave. Chaque bascule peut être commandée par cinq entrées : les entrées J, K, T (nous allons voir par la suite le rôle de cette dernière), et également les commandes de remise à zéro et de « Preset », intitulées parfois  $\bar{R}$  et  $\bar{S}$ . Remarquons que l'alimentation du circuit (+ 5 V) se fait entre les broches 5 et 13.

Afin d'augmenter les possibilités d'emploi de la bascule, certaines d'entre elles possèdent plusieurs entrées J et plusieurs entrées K, comme le 7472 ou le 74110 dont nous donnons la représentation figure 21.




FIGURE 21 Schéma de branchement d'un 74110 (JK maître-esclave).

$Q_n$	T	$Q_{n+1}$
0	0	0
0	1	1
1	0	1
1	1	0

FIGURE 23. Table de vérité de la bascule T.




FIGURE 24 – Bascule D fonctionnant en mode T.




FIGURE 22 – Bascule T et ses signaux. En (b), la bascule est sensible aux flancs négatifs du signal d'entrée.

Le petit cercle indique que la commande se fait en passant de l'état haut (1) à l'état bas (0).

## Bascule T

Ce type de bascule est à commande unique (une seule entrée appelée « T »). Nécessairement maître-esclave pour son bon fonctionnement, cette bascule est réalisable très facilement avec une bascule JK. Il suffit de débrancher et de laisser « en l'air » les entrées J et K et de commander la bascule par l'intermédiaire de l'entrée H, à qui on donne alors l'appellation « T ».

Nous savons qu'en technologie TTL, lorsque les entrées sont déconnectées, elles sont en réalité, du fait de la circuiterie interne, reliées à une tension positive proche de + 5 V. Mieux vaut, pour transformer une JK en T, connecter franchement les entrées J et K au + 5 V.

Revenons au fonctionnement de cette bascule. Son changement d'état logique s'opère lorsqu'on lui applique un « un » sur son entrée, quel que soit son état antérieur, et elle conserve cet état indéfiniment jusqu'à l'apparition du signal suivant (fig. 22). Son fonctionnement est résumé par la table de vérité de la figure 23.

Une bascule D avec validation peut être modifiée et fonctionner en mode T. Nous en donnons le schéma figure 24.




FIGURE 25 Quelques branchements possibles d'une bascule JK.

### Branchements possibles de J et de K

Une JK se transforme (nous venons de le voir) en bascule T en faisant la connexion  $J = K = 1$ . On peut également relier ensemble J et K et utiliser ce point commun pour la commande.

Une JK se transforme en bascule D en connectant un inverseur entre J et K (fig. 25).

Enfin, si les entrées J et K sont au niveau logique zéro, la bascule reste bloquée.

### Exercice d'entraînement

Nous vous proposons de trouver la forme du signal à la sortie d'une bascule JK maître-esclave recevant les signaux représentés sur la figure 26.

### Errata

Deux erreurs sont survenues dans les exercices sur le diagramme de Karnaugh (numéro de janvier 1985, page 137).

La troisième question était : « Quelle est l'équation représentée par le diagramme de Karnaugh dessinée sur la figure 15a ? ». Or, celle-ci était incomplète. Nous la reproduisons maintenant figure 27.




FIGURE 27 - L'équation représentée par ce diagramme de Karnaugh est  $X = B C D$ .

Quant à la quatrième question, l'énoncé aurait dû être : nous avons un circuit logique à 4 entrées A, B, C et D avec une sortie X. On a :  $X = 1$  si




FIGURE 26 - Quelle est la forme du signal Q ?




FIGURE 28 - Solution de la quatrième question. La formule est  $X = \bar{C} + \bar{B} D$ .

- A = 0 B = 1 C = 0 D = 0
- A = 1 B = 1 C = 0 D = 0
- A = 1 B = 0 C = 0 D = 1
- A = 1 B = 0 C = 1 D = 1

Les états suivants n'apparaissent jamais :

- A = 0 B = 0 C = 0 D = 0
- A = 1 B = 0 C = 0 D = 0
- A = 0 B = 0 C = 0 D = 1
- A = 0 B = 0 C = 1 D = 1
- A = 0 B = 1 C = 0 D = 1
- A = 1 B = 1 C = 0 D = 1
- A = 0 B = 1 C = 1 D = 0
- A = 1 B = 1 C = 1 D = 0

Solution : La formule est :  $X = \bar{A} B \bar{C} \bar{D} + A B \bar{C} \bar{D} + A \bar{B} C D + A \bar{B} C D$ . Nous pouvons mettre un « 1 » dans quatre cases du diagramme de Karnaugh (fig. 28). Quant aux huit cas dont les états n'apparaissent jamais, nous pouvons remplir les cases correspondantes avec un X, ce qui va simplifier le schéma définitif. La formule finale est  $X = \bar{C} + \bar{B} D$ , et le schéma correspondant apparaissait sur la figure 15b de l'article de janvier 1985.